Find Jobs
Hire Freelancers

Suggest A Project

$30-250 USD

Slutfört
Publicerad ungefär tolv år sedan

$30-250 USD

Betalning vid leverans
Hi, I have two project requirements. NO COPIES. I need some original work. I need the codes that are atleast about 300-350 lines in VERILOG (strictly, no VHDL please). Your ideas and suggestions are encouraged. Will decide the cost of the project depending on the idea it's based on. Deadlines: Project 1: 5th - 6th May Project 2: 12th - 13th May
Project ID: 1598404

Om projektet

4 anbud
Distansprojekt
Senaste aktivitet tolv år sedan

Ute efter att tjäna lite pengar?

Fördelar med att lägga anbud hos Freelancer

Ange budget och tidsram
Få betalt för ditt arbete
Beskriv ditt förslag
Det är gratis att registrera sig och att lägga anbud på uppdrag
Tilldelad till:
Använd avatar
I am Electronics Engineer And i can do a project for you. Regards
$70 USD Om 1 dag
4,2 (2 omdömen)
2,1
2,1
4 frilansar lägger i genomsnitt anbud på $155 USD för detta uppdrag
Använd avatar
as in my PM
$150 USD Om 4 dagar
0,0 (0 omdömen)
0,0
0,0
Använd avatar
Hi, I am Avinash Venigalla from India. I hold an Bachelors degree in Electronics and Communication Engineering and also Masters in VLSI Design. I have enclosed a copy of my resume listing my academic training and professional experience. I look forward to hearing from you soon. Project 1: A Digital CMOS Parallel Counter Architecture Based on State Look-Ahead Logic. Abstract : In this project we present a high-speed wide-range parallel counter that achieves high operating frequencies through a novel pipeline partitioning methodology (a counting path and state look-ahead path), using only three simple repeated CMOS-logicmodule types:an initial module generates anticipated counting states for higher significant bit modules through the state look-ahead path, simple D-type flip-flops, and 2-bit counters. The state look-ahead path pre-pares the counting path's next counter state prior to the clock edge such that the clock edge triggers all modules simultaneously, thus concurrently updating the count state with a uniform delay at all counting path modules/stages with respect to the clock edge. Sincerely, Avinash Venigalla.
$220 USD Om 6 dagar
0,0 (0 omdömen)
0,0
0,0
Använd avatar
Have 9years of Experience in VLSI Design & verification and testing of FPGA & ASIC designs, ASIC to FPGA prototyping, ASIC FEInt synthesis, LEC, linting and virage memory compilers, FPGA (XILINX) Board level designs, synthesis and implementation. Have good experience in verilog coding.
$180 USD Om 5 dagar
0,0 (0 omdömen)
0,0
0,0

Om kunden

Flagga för UNITED STATES
Mumbai, United States
4,4
2
Verifierad betalningsmetod
Medlem sedan apr. 4, 2012

Kundverifikation

Tack! Vi har skickat en länk för aktivering av gratis kredit.
Något gick fel med ditt e-postmeddelande. Vänligen försök igen.
Registrerade Användare Totalt antal jobb publicerade
Freelancer ® is a registered Trademark of Freelancer Technology Pty Limited (ACN 142 189 759)
Copyright © 2024 Freelancer Technology Pty Limited (ACN 142 189 759)
Laddar förhandsgranskning
Tillstånd beviljat för geolokalisering.
Din inloggningssession har löpt ut och du har blivit utloggad. Logga in igen.